Samsung успішно створила 3-нм чіп на абсолютно нових транзисторах

Компанія Samsung повідомила про створення досвідченого 256-Мбіт масиву пам’яті SRAM з використанням 3-нм техпроцесу і досконалого нових транзисторів MBCFET. Зразок дозволив підтвердити характеристики майбутнього техпроцесу. Тим самим Samsung від теорії зробила крок до практики і можна розраховувати, що 3-нм виробництво напівпровідників вона запустить вже в наступному році.

Слід сказати, що абревіатура MBCFET (multi-bridge channel FET) в назві нового типу транзисторів — це зареєстрована торгова марка Samsung. У широкому сенсі це так звані транзистори GAAFET з кільцевих або всеохоплюючим затвором, коли канал або кілька каналів транзистора оточені затвором з усіх чотирьох сторін.

Ця концепція була представлена ​​ще в 1988 році і добре вивчена теоретично, але привід перейти на цю структуру з’явився лише зараз, оскільки стали класичними FinFET-транзистори з вертикальними ребрами-плавниками перестають нормально працювати з технологічними нормами менше 5 нм. У разі подальшого нарощування продуктивності і зниження споживання з одночасним зменшенням фізичних розмірів транзисторів (в процесі зниження технологічних норм) керувати транзисторними каналами стає складніше. Тому збільшення площі контакту між затвором і каналом за рахунок повного охоплення каналу є простим виходом з ситуації, який, що дуже важливо, дозволяє випускати нові транзистори на колишньому обладнанні.

Додамо, важливим нововведенням при виробництві чіпів на транзисторах MBCFET (GAAFET) стане можливість задавати ширину каналів-наностраніц, а також їх число в складі кожного транзистора, для кожного окремого випадку. Наприклад, для більш продуктивної логіки ширину наностраніц можна збільшити, а для блоків з низьким споживанням зменшити.

Більш того, з’являється можливість настільки гнучкого проектування, що навіть в окремо взятій шестітранзісторной елементарній комірці SRAM частина транзисторів можна створити з широкими наностраніцамі-каналами, а частина з вузькими. Саме це Samsung продемонструвала при створенні досвідченого 256-Мбіт 3-нм масиву SRAM. Вимірювання показали, що перехід на осередок зі змішаними транзисторами на рівному місці знизив напругу записи на 256 мВ.

Нарешті, компанія підтвердила здатність добитися нових рівнів продуктивності і ефективності. Так, у порівнянні з 7-нм техпроцесом 7LPP швидкість роботи 3-нм MBCFET транзисторів зросла до 30% (при однаковому рівні споживання та складності), а при роботі на однакових частотах і тієї ж складності споживання знизилося до 50%. Зростання щільності транзисторів в змішаною схемою (SRAM плюс логіка) склав до 80%. Джерело