TSMC закончит разработку 10-нм техпроцесса в этом квартале

Taiwan Semiconductor Manufacturing Co. заморозит разработку технологического процесса 10 нм в этом квартале и начнёт опытное производство микросхем, используя данную технологию, следующей весной. Хотя компания едва ли будет готова начать массовое производство 10-нм систем на кристалле уже в конце следующего года, это не вызовет проблем, поскольку клиенты TSMC не заинтересованы в столь скором использовании технологии.

«Разработка технологического процесса 10 нм идёт по плану», — сказал Марк Ли (Mark Liu), президент и соисполнительный директор TSMC, в ходе телеконференции с инвесторами и финансовыми аналитиками. «В этом квартале мы заморозим техпроцесс и начнём квалификацию технологии. Опытное производство первых продуктов для клиентов начнётся следующей весной».

Ранее в этом году TSMC продемонстрировала 300-мм кремниевую подложку с 256-Мбайт интегральными схемами памяти SRAM, обработанную с использованием 10-нм процесса изготовления полупроводников (CLN10FF). Кроме того, компания успешно произвела аттестационную модель микросхемы (validation vehicle) с четырьмя ядрами ARM Cortex-A57, межблочными соединениями и другими элементами, используя ту же технологию. Судя по всему, технологический процесс 10 нм почти готов, компании остаётся лишь зафиксировать все параметры, чтобы дать возможность клиентам завершить свои проекты.

В настоящее время TSMC уже располагает опытной линей производства для своей 10-нм технологии в комплексе Fab 15 (находится около города Синьчжу на Тайване). Как только инженеры компании завершат разработку технологического процесса, клиенты компании смогут закончить свои проекты и начать опытное производство микросхем.

Технологический процесс 10 нм компании TSMC — полностью новая технология производства полупроводников, которая не использует элементов имеющихся технологий. CLN10FF продолжит использовать транзисторы с вертикально расположенным затвором (fin-shaped field-effect transistors, FinFETs).

Согласно планам компании, CLN10FF увеличит плотность транзисторов в 2,1 раза (на 110 %) по сравнению с технологией 16 нм FinFET+ (CLN16FF+), что даст возможность производить с её помощью микросхемы невиданной сложности, с количеством транзисторов от 25 миллиардов и более. По сравнению с CLN16FF+ частотный потенциал чипов, произведённых по CLN10FF, вырастет на 20 % при постоянном энергопотреблении, а потребление энергии упадёт на 40 % при схожей сложности и тактовой частоте микросхемы.
 Хотя технологический процесс 10 нм компании TSMC почти готов, компания не будет пытаться во что бы то ни стало начать массовое производство соответствующих микросхем как можно быстрее. Учитывая, что от начала производства первых образцов микросхем до их массового изготовления проходит год, то маловероятно, что TSMC сможет начать использовать 10-нм техпроцесс для коммерческих продуктов в конце 2016 г. Если опытное использование технологии начнётся весной 2016 г., то первые массовые 10-нм чипы начнут производиться лишь весной 2017 г.

«Мы говорили, что хотим дать возможность клиентам начать производить [10-нм интегральные схемы] в конце 2016 года», — сказал господин Ли. «Однако первый клиент, который есть у нас, решил пойти по осторожному пути и не стал устанавливать агрессивный план. Они установили свой график [производства] 10-нм [микросхем] в соответствии со своим перспективным планом [по выпуску продукции]. Этот план не менялся, a мы продолжаем разрабатывать технологию, чтобы изготовлять лучшие 10-нм чипы в соответствии с [их] графиком».

Судя по всему, абсолютное большинство клиентов TSMC в ближайшие годы продолжат использовать различные 16-нм технологии производства полупроводников. Флагманские микросхемы будут производиться при помощи технологии 16 нм FinFET Compact (CLN16FFC), а чипы попроще изготовляться при помощи CLN16FF+.

Судя по комментариям руководства компании, TSMC не планирует создание версии 10-нм технологии производства микросхем, которая бы использовала литографические сканеры, работающие в диапазоне EUV (extreme ultraviolet — излучение с длиной волны 13,5 нм), для критических слоёв. Применение EUV могло бы позволить отказаться от дорогостоящих технологий мульти-паттернинга, что удешевило бы проектирование и производство микросхем. Однако неготовность оборудования ставит крест на подобных планах, которые озвучивались ранее.

Главный конкурент TSMC — Samsung Foundry — также показывала 300-мм подложку, обработанную при помощи 10-нм технологии, ранее в этом году. Согласно публично известным планам компании, Samsung намеревается начать изготовление 10-нм микросхем в конце 2016 г. GlobalFoundries разрабатывает 10-нм процесс производства полупроводников и пока не обнародовала планов по его использованию. Intel планирует начать производство 10-нм микросхем во второй половине 2017 года.

Взято с 3dnews.ru